PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2004-266316

(43)Date of publication of application: 24.09.2004

(51)Int.Cl.

H03F 3/34 HO3H 11/04

(21)Application number: 2003-010533

(71)Applicant:

NEC CORP

(22)Date of filing:

20.01.2003

(72)Inventor:


HORI SHINICHI

(54) VARIABLE GAIN VOLTAGE/CURRENT CONVERTING CIRCUIT, AND FILTER CIRCUIT USING THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a variable gain voltage/current conversion circuit, namely, a gm amplifier which can greatly change a gain range without using a large number of elements.

SOLUTION: A parallel circuit of a positive resistor R1 (R2) and a transistor Q3 (Q4) which function as negative resistance is connected in series to transistors Q1 and Q2 for converting voltage/current. A variable voltage source VV is connected between Q3 (Q4) and ground, and a voltage value is controlled to control the resistance value of Q3 (Q4). When the voltage of the variable voltage source VV is changed, the resistance value of Q3 (Q4) changes. Thus, the voltage between the gates/sources of the transistors Q1 and Q2 changes and its gm value also changes.



LEGAL STATUS

[Date of request for examination]

28.04.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

(19) 日本国特許庁(JP)

(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2004-266316 (P2004-266316A)

(43) 公開日 平成16年9月24日(2004.9.24)

(51) 1		F.1					<u> </u>	L'	(4 2)	<u> </u>
(51) Int.Cl. ⁷		F I	0.410					アコード	(5)	• /
	3/10	нозс	3/10		A		510			
HO3F 3	3/34	HO3G	3/10		В			100		
HO3H 11	/04	нозг	3/34		С		515	500		
		нозн	11/04		С					
		нозн	11/04		G					
			審	查請求	有	請求項の	数 20	OL	(全	18 頁)
(21) 出願番号		特願2003-10533 (P2003-10533)	(71) 出願.	人 00	00042	37				
(22) 出願日		平成15年1月20日 (2003.1.20)			本電	見株式会	社			
(=-) [,		東	京都	巷区芝五	丁目7	番1号		
			(74) 代理	•	00962			•		
			(1) (4)			尾身	祐助			
			(72) 発明:		真-	. –	18-2			
			(12) 75-91			巷区芝五	T 目7	我1号	日本	電気株
		•			会社		,,,,	H I .1	μт	-E-XVPI
			Fターム				A A 1 9	AA14	AB00	AC05
			1 × - A	(多考)	2108					
						AC09	AC14	AC27	ADO2	CA02
						CB09				
					5 J 1(00 AA03	AA23	BA01	BA05	BB01
						BB02	BB07	BB08	BC03	CA00
						CA02	CA05	CA22	EA02	FA02
							最終質に続く			

(54) 【発明の名称】利得可変電圧・電流変換回路とこれを用いたフィルタ回路


(57)【要約】

【課題】多くの点数の素子を使用することなく、大きく 利得範囲を変化させることのできるgmアンプを提供す る。

【解決手段】、電圧・電流変換を行うトランジスタQ1、Q2に直列に、正抵抗R1(R2)と負性抵抗として機能するトランジスタQ3(Q4)との並列回路を接続する。Q3(Q4)と接地間に可変電圧源VVを接続し、その電圧値を制御することにより、Q3(Q4)の抵抗値を制御する。

【効果】可変電圧源VVの電圧を変化させるEQ3(Q4)の抵抗値が変化しこれによりトランジスタQ1、Q2のゲート-ソース間電圧が変化し、そのgm値が変化する。

【選択図】 図6



40

【特許請求の範囲】

【請求項1】

入力電圧に対応した電流を出力する回路であって、電圧・電流変換を行う、入力端子と出力側端子と接地側端子とを有する能動素子と、前記能動素子の接地側にて該能動素子に直列に接続された、該能動素子の変換利得を制御する抵抗値可変の抵抗回路とを有し、前記抵抗回路は、負性抵抗素子を含むことを特徴とする利得可変電圧・電流変換回路。

【請求項2】

互いに相補の入力電圧に対応した相補の電流を出力する回路であって、電圧・電流変換を行う、それぞれが入力端子と出力側端子と接地側端子とを有する差動動作する一対の能動素子と、各能動素子の接地側にて該能動素子に直列に接続された、それぞれの能動素子の 10 変換利得を制御する、抵抗値可変の一対の抵抗回路とを有し、前記各抵抗回路は、負性抵抗素子を含むことを特徴とする利得可変電圧・電流変換回路。

【請求項3】

前記負性抵抗素子は、抵抗値可変の抵抗素子であることを特徴とする請求項1または2に記載の利得可変電圧・電流変換回路。

【請求項4】

前記抵抗回路は、前記電圧・電流変換を行う能動素子に直列に接続された1ないし複数の抵抗素子といずれかの抵抗素子と並列接続された負性抵抗素子とによって構成されることを特徴とする請求項1から3のいずれかに記載の利得可変電圧・電流変換回路。

【請求項5】

前記抵抗回路は、前記電圧・電流変換を行う能動素子に直列に接続された、抵抗素子と負性抵抗素子との直列回路によって構成されることを特徴とする請求項1から3のいずれかに記載の利得可変電圧・電流変換回路。

【請求項6】

前記抵抗回路は、前記電圧・電流変換を行う能動素子に直列に接続された第1の抵抗素子と、該第1の抵抗素子と並列接続された、負性抵抗素子と第2の抵抗素子との直列回路とによって構成されることを特徴とする請求項1から3のいずれかに記載の利得可変電圧・電流変換回路。

【請求項7】

対をなす前記負性抵抗素子は、前記能動素子と前記抵抗回路との節点若しくは前記抵抗回 30 路内の任意の節点のノード信号を入力信号とし交差接続されて差動動作する一対の能動素 子で実現されることを特徴とする請求項2記載の利得可変電圧・電流変換回路。

【請求項8】

前記負性抵抗素子は、電界効果トランジスタまたはバイポーラトランジスタにより構成されることを特徴とする請求項1から7のいずれかに記載の利得可変電圧・電流変換回路。

【請求項9】

負性抵抗素子として動作する電界効果トランジスタまたはバイポーラトランジスタのソース電位またはエミッタ電位を制御することにより負性抵抗素子の抵抗値を制御することを 特徴とする請求項8に記載の利得可変電圧・電流変換回路。

【請求項10】

負性抵抗素子として動作するトランジスタのソースまたはエミッタと基準電位点間には電圧発生回路が接続され、該電圧発生回路の発生する電圧を制御することにより負性抵抗素子の抵抗値を制御することを特徴とする請求項 9 に記載の利得可変電圧・電流変換回路。

【請求項11】

前記電圧発生回路は、第1入力端子に電位制御信号が入力されるオペアンプと、該オペアンプの出力端子に入力端子が接続されその出力端子が前記オペアンプの第2入力端子に接続された能動素子とにより構成されていることを特徴とする請求項10に記載の利得可変電圧・電流変換回路。

【請求項12】

負性抵抗素子が、差動動作する一対の電界効果トランジスタまたはバイポーラトランジス 50

タにより実現されているとき、対をなすトランジスタのソース同士またはエミッタ同士は 互いに接続されていることを特徴とする請求項 9 に記載の利得可変電圧・電流変換回路。

【請求項13】

前記電圧・電流変換を行う能動素子と前記抵抗回路との接続節点には、該接続節点の電位を調整する電位調整手段が接続されていることを特徴とする請求項1から12のいずれかに記載の利得可変電圧・電流変換回路。

【請求項14】

前記電位調整手段が、基準電位と前記接続節点間に接続された、入力端子にバイアス信号が入力される能動素子によって構成されていることを特徴とする請求項13に記載の利得可変電圧・電流変換回路。

10

20

【請求項15】

前記電位調整手段による電位調整が、前記負性抵抗素子の抵抗値可変動作に伴って生じる前記接続節点の電位変動を補償するものであることを特徴とする請求項13または14に記載の利得可変電圧・電流変換回路。

【請求項16】

前記抵抗回路には、正抵抗値の可変抵抗器が含まれていることを特徴とする請求項1から15のいずれかに記載の利得可変電圧・電流変換回路。

【請求項17】

前記可変抵抗器が能動素子によって形成されていることを特徴とする請求項16に記載の利得可変電圧・電流変換回路。

【請求項18】

前記電圧・電流変換を行う能動素子が電界効果トランジスタまたはバイポーラトランジスタによって構成されていることを特徴とする請求項1から17のいずれかに記載の利得可変電圧・電流変換回路。

【請求項19】

前記電圧・電流変換を行う能動素子と前記負性抵抗素子を構成する能動素子とが導電型の異なる同種のトランジスタによって構成されていることを特徴とする請求項1から18のいずれかに記載の利得可変電圧・電流変換回路。

【請求項20】

請求項1~19のいずれかに記載された利得可変電圧・電流変換回路と容量素子との組み 30合わせ回路を含むフィルタ回路であって、前記可変利得電圧・電流変換回路の利得を変化させることにより通過帯域を調整することが可能なフィルタ回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、変換利得が可変の、利得可変電圧・電流変換回路、すなわち変換利得が可変のgmアンプに関し、特に広い利得可変範囲を有する利得可変電圧・電流変換回路とその利得可変電圧・電流変換回路と容量素子との組み合わせ回路を含むフィルタ回路とに関するものである。

[00002]

40

【従来の技術】

近年、複数の無線通信方式に対応した受信機(=マルチモード対応受信機)の出現が求められている。このシステムを構成するためには、個々の通信方式に対応したチャネル選択フィルタ回路(=マルチモード対応フィルタ)が必要であり、このフィルタには、通過帯域幅を広範囲に渡って可変にできる機能が求められている。一般的に受信機をワンチップで構成するとき、チャネル選択フィルタには、電圧・電流変換回路(=gmアンプ)と容量素子とで構成する、gm-C方式が使われる。先にあげた通過帯域幅に可変特性の機能を持たせるためには、gmアンプに、広範囲に渡って変換利得を変化させ得る特性を持たせる必要がある。

g m アンプは、具体的には、パイポーラトランジスタ、 M O S トランジスタ等のアクティ 50

プ素子で構成されるが、実際の設計においては、プロセスパラツキに対応するために、g m 値を設計値に対して、-30%~+30%の間で電気的に制御可能になっているものが多い。その範囲を超えて調整するためには、スイッチ回路を用いて切り替える方式が一般的である。

[00003]

一例として、ソースデジェネレーションの手法により線型性を高めた広利得可変範囲を持つMOS型gmアンプを図24に示す(例えば、非特許文献1参照)。図24は、図23に示すソースデジェネレーション型gmアンプを差動型に構成した回路である。図23の回路において、電圧・電流変換を行うn型MOSトランジスタQ21のゲートに入力電圧信号Vinを入力すると出力電流 Ioutが得られる。図24の回路は、図23の正抵抗R21を、正抵抗R21、R23、R25(R22、R24、R26)に分割し、対応する各分割点の差動対を、スイッチ回路SW1およびSW2を介して接続した。ものである。図24において、Q21、Q22は、電圧・電流変換を行うn型MOSトランジスタである。

図 2 3 に示す回路の G m 値(= I $_{out}$ / V $_{in}$)は、Q 2 1 の相互コンダクタンスを g m $_{o}$ 、抵抗 R 2 1 の抵抗値を R として下記の式(1)で与えられる。

[00004]

【数 1 】

$$Gm = \frac{gm_0}{1 + gm_0 \cdot R} \qquad \cdots (1)$$

上式は、R21の抵抗値を可変にすることでGmを制御できることを示している。 【0005】

図 2 4 において、スイッチ回路がすべてオフ状態の時、MOShランジスタQ21(Q22)のソースとグランド間の抵抗値は、R21、R23、R25(R22、R24、R26)までの抵抗値の総和で表される。一方、スイッチ回路 SW1がオン状態の時、この回路が差動回路であることを考慮すると、SW1を含むノードが交流的に接地されたことに等しくなる。このため、MOShランジスタQ21(Q22)のソースとグランド間には、交流的には抵抗 R21(R22)のみが接続されていることに等しくなる。すなわち、式 (1)の R は、スイッチ回路 SW1、SW2がオフ状態の時、 $R_{R21}+R_{R23}+R_{R26}$ ($R_{R22}+R_{R24}+R_{R26}$)となり、スイッチ回路 SW1がオン状態の時には R_{R21} (R_{R22})となる。 $R_{R21}\sim R_{R26}$ が全て等しく、 R_{R21} 0とき、式 (1)の R_{R21} 0の R_{R21} 1の R_{R21} 1の R_{R21} 1の R_{R21} 2 の R_{R21} 3の R_{R21} 4の R_{R21} 6の R_{R21} 6の R_{R21} 7 の R_{R21} 8 の R_{R21} 9 となる。 R_{R21} 9 となり、スイッチ回路 R_{R21} 9 となる。 R_{R21} 9 となり、スイッチ回路 R_{R21} 9 となる。 R_{R21} 9 となり、スイッチで変化しないため、式 (1)の R_{R21} 9 の R_{R22} 9 となる。 R_{R21} 9 の R_{R21} 9 の R_{R22} 9 となり、 R_{R21} 9 の R_{R22} 9 の R_{R22} 9 の R_{R21} 9 の R_{R22} 9 となり R_{R22} 9 の R_{R22} 9 となり R_{R22} 9 の R_{R2

[0006]

図25は、第二の従来例を示した回路図である(例えば、非特許文献2参照)。図25(a)は全体の構成を示す回路図、図25(b)は、(a)図中のプログラマブルカレントミラー回路の構成を示す回路図である。図25において、Q23~Q26はp型MOSト 40 ランジスタ、Q27~Q36はn型MOSトランジスタ、CS1~CS3は電流源、VSは電圧源、SW3~SW5はスイッチ回路である。この回路では、gmアンプの出力電流の流れるMOSトランジスタQ31~Q33を並列配置し、スイッチ回路SW3~SW5を用いて稼動するMOSトランジスタを選択できる構成になっている。MOSトランジスタQ23、Q24およびQ25、Q26のゲートに、差動の入力電圧信号Vin+、Vin-が入力されると、この4つのMOSトランジスタを通して、2つのカレントミラー回路G1およびG2に、差動入力電圧に対応した差動成分を持った電流が流れ込む。G1およびG2では、差動成分をSW3~SW5を切り替えることにより、差動成分を所望の倍率に増幅して電流出力を取り出すことができる。

[0007]

図示された状態では、カレントミラー回路G1およびG2は、スイッチ回路SW3、SW 4が電源側にパスをもつことにより、トランジスタQ31、Q32が稼動状態となってい る。この状態からGm値を下げるには、スイッチ回路SW4のパスを接地側に切り替える と、Q32が非稼動状態となってGm値が下がる。図示された状態からGm値を上げるに は、スイッチ回路SW5のパスを電源側に切り替えると、Q33が稼動状態となってGm 値が上がる。

この回路の特徴は、スイッチ回路の一端は、MOSトランジスタのゲートに接続されるた め、スイッチ回路の寄生成分(抵抗・容量成分等)の影響が少なくなることである。また 、並列させるMOSトランジスタの数を増やすほどGm値の可変幅を大きくすることがで きる。

10

[0008]

【 非 特 許 文 献 1 】

pp. 476-489, Apr. IEEE JSSC vol. 35, no. 4, 2 0 0 0

【非特許文献2】

IEEE JSSC vol. 37, No. 2, pp. 125-136, Feb. 2 0 0 2

[00009]

【発明が解決しようとする課題】

上述した従来例では、gmアンプに広利得可変範囲を持たせるためには、スイッチ回路を 20 用いる必要があったため、制御にデジタル回路を必要とし、回路構成が複雑となり、チッ プ面積の増大を招いていた。また、第一の従来例(図24)の回路においては、電流がス イッチ回路を流れるために、スイッチ回路の寄生的なインピーダンスの影響が大きくなっ ていた。図25の第二の従来例回路においても、広利得可変範囲を持たせるためには、多 くの電流源として用いるMOSトランジスタを並列させなければならず、最小数のMOS トランジスタのみを稼動させる時には、その他の非稼動のMOSトランジスタの容量成分 の影響が大きくなるという問題があった。そのため、このgmアンプを用いて通過帯域可 変フィルタを形成する場合には、フィルタの構成が複雑となり、チップの大型化を招いて いた。

[0010]

本発明の課題は、上述した従来回路の問題点を解決することであって、その目的は、第1

30

に、スイッチ回路を必要とせず、唯一つの制御端子に調整電圧を与えることにより利得を 広節囲にわたって変化させることのできる利得可変電圧・電流変換回路を実現することで あり、第2に、回路構造の簡易化を図り、チップ面積の低減を実現することであり、第3 に、通過帯域可変幅の大きいフィルタを簡素な回路構成により実現できるようにして低チ ップ面積のマルチモード受信機を実現できるようにすることである。

[0011]

【課題を解決するための手段】

上記の目的を達成するため、本発明によれば、入力電圧に対応した電流を出力する回路で あって、電圧・電流変換を行う、入力端子と出力側端子と接地側端子とを有する能動素子 40 と、前記能動素子の接地側にて該能動素子に直列に接続された、該能動素子の変換利得を 制御する抵抗値可変の抵抗回路とを有し、前記抵抗回路は、負性抵抗素子を含むことを特 徴とする利得可変電圧・電流変換回路、が提供される。

[0012]

また、上記の目的を達成するため、本発明によれば、上記のように構成された利得可変電 圧・電流変換回路と容量素子との組み合わせ回路を含むフィルタ回路であって、前記可変 利得電圧・電流変換回路の利得を変化させることにより通過帯域を調整することが可能な フィルタ回路、が提供される。

[0013]

(作用)

本発明によれば、電圧・電流変換を行う能動素子と直列に負性抵抗素子を含む抵抗値可変の抵抗回路が接続される。そして、抵抗回路においては、負性抵抗素子または正抵抗素子の抵抗値を変化させることができるように構成することにより、その抵抗値を大幅に変化させることが可能になる。負性抵抗素子の電圧・電流変換利得の可変範囲を大きでであることが可能になる。負性抵抗素子は、MOSトランジスタやバイであり、単一の制御信号によって抵抗値路であるため、スイッチ回路を使用する必要がなく、利得可変電圧・電流変換回路を少ない回路素子数でコンパクトに形成することが可能になる。したがって、このように構成された利得可変電圧・電流変換回路と容量素子とを組み合わせることにより、通過帯域可変幅の大きいフィルタを簡素な回路構成により実現することが可能になる。

[0014]

【発明の実施の形態】

次に、本発明の実施の形態について図面を参照して詳細に説明する。

図1(a)は、本発明の第1の実施の形態を示す回路図であり、図1(b)はその動作説明図である。本実施の形態では、電圧・電流変換を行う能動素子としてn型MOSトランジスタQ0が用いられ、この能動素子に直列に接続される抵抗回路が、負性抵抗NRと正抵抗R0とを並列に配置した回路になっている。

図1(a)におけるgmアンプの動作原理を以下に示す。Gm値(= I_{out} / / V_{out})は、式(1)のRに、1/(1/ R_{o} - 1/ R_{NR})を代入したものになり、下の式(2)で表される。

[0015]

【数 2 】

$$Gm = \frac{1}{1 + \frac{1}{\frac{1}{R_0} - \frac{1}{R_{NR}}}} gm_0 \qquad \cdots (2)$$

式(2)において、Roは正抵抗ROの抵抗値を、Rngは負性抵抗NRの抵抗値の絶対値を、gmoはMOSトランジスタQOのgm値をそれぞれ示す。

[0016]

図 2 (a) は、本発明の第 2 の実施の形態を示す回路図あり、図 2 (b) はその動作説明図である。本実施の形態でも、電圧・電流変換を行う能動素子として n 型 M O S トランジスタ Q 0 が用いられ、この能動素子に直列に接続される抵抗回路が、負性抵抗 N R と正抵抗 R 0 とを直列に接続した回路になっている。

図 2 (a)に示す第 2 の実施の形態おいては、G m は、式(1)のR に R_0 - R_{NR} を代入することによって得られ、式(3)に示すようになる。

[0017]

50

40

10

20

20

30

【数3】

$$Gm = \frac{1}{1 + (R_0 - R_{NR}) gm_0} gm_0$$
 ...(3)

[0018]

図3 (a) は、本発明の第3の実施の形態を示す回路図あり、図3 (b) はその動作説明図である。本実施の形態でも、電圧・電流変換を行う能動素子としてn型MOSトランジスタQ0が用いられ、この能動素子に直列に接続される抵抗回路は、正抵抗R0と、負性抵抗NRと正抵抗R0との直列接続回路とを並列に配置した回路により構成されている

第 3 の実施の形態おいては、Gmは、式(1)のRに1 / R_{o} - 1 / $(R_{NR}$ - R_{oo}) を代入することによって得られ、式(4)に示すようになる。但し、 R_{oo} は、正抵抗R0 0 の抵抗値である。

[0019]

【数 4 】

 $Gm = \frac{1}{1 + \left(\frac{1}{R_0} - \frac{1}{R_{NR}^- R_{00}}\right) gm_0}$...(4)

図 3 (b)は、式 (4) において R_{NR} を変化させたときの G m 値の変化を示すグラフである。図 3 (b)において太線で示すように、 $R_{NR}=R_{0}+R_{0}$ 。で G m = 0 、 R_{NR} が無限大で G m = g m $_{0}$ / 2 となり(R_{0} = 1 / g m $_{0}$ として)、G m に無限大の可変特性を持たせることができる。

[0020]

[0021]

【数 5】

$$Gm = \frac{1}{1 + \left(R_{00} + \frac{1}{\frac{1}{R_0} - \frac{1}{R_{ND}}}\right)} gm_0 \qquad \cdots (5)$$

図 4 (b) は、式 (5) において R_{NR} を変化させたときの G m 値の変化を示すグラフである。図 4 (b) において太線で示すように、 $R_{NR}=R_{0}$ で G m = g m $_{0}$ / 3 となり($R_{0}=R_{00}=1$ / g m $_{0}$ として)、 G m に無限大の可変特性を持たせることができる。

[0022]

図5(a)は、本発明の第5の実施の形態を示す回路図あり、図5(b)はその動作説明 50

図である。本実施の形態でも、電圧・電流変換を行う能動素子としてn型MOSトランジスタQ0が用いられ、この能動素子に直列に接続される抵抗回路は、負性抵抗NRのみにより構成されている。

本実施の形態では、Gmは、式(1)のRに $-R_{NR}$ を代入することでえられ、式(6)のようになる。

[0023]

【数 6】

$$Gm = \frac{1}{1 - R_{NR} \cdot gm_0} gm_0 \qquad \cdots (6)$$

図 5 (b)は、式 (6)において R_{NR} を変化させたときの G m 値の変化を示すグラフである。この回路では、図 5 (b)において太線で示すように、 $R_{NR}=1$ / g m o のとき G m はマイナス無限大、 R_{NR} が無線大のとき G m = 0 となり、無限大の可変特性を持たせることができる。

なお、第 2 ないし第 5 の実施の形態においても、各図(b) の細線範囲において R_{NR} を変化させることもできる。

[0024]

以上の実施の形態では、電圧・電流変換を行う能動素子として n 型 M O S トランジスタを用いていたがこれに代えパイポーラトランジスタ、M E S 型 F E T など任意の能動素子を用いることができる。また、この種の能動素子 2 個を差動動作できるように交差接続して 20 、相補の入力電圧を入力し相補の出力電流を得るようにすることができる。また、上記の実施の形態では、負性抵抗 N R が可変抵抗であるものとして説明したが、逆に負性抵抗を固定抵抗とし正抵抗 R O 、 R O O を可変抵抗とすることもできる。例えば、図 1 に示す回路において、R O を可変抵抗とした場合には、式 (2) から、 R_0 を、 R_{NR} ~無限大まで変化させることにより、G m 値を O から無限大まで変化させることができ(R_{NR} = O / O の可変抵抗器は、O S トランジスタなどの能動素子を用いて実現することができる。

[0025]

【実施例】

次に、本発明の具体的な実施例について図面を参照して詳細に説明する。

(第1の実施例)

図 6 は、本発明の第 1 の実施例を示す回路図である。同図において、Q 1 、Q 2 は、電圧・電流変換を行う能動素子として、入力電圧信号 $V_{i,n+}$ 、 $V_{i,n-}$ を受け、出力電流 I_{out} + - I_{out} - を出力する同サイズの n 型 M O S トランジスタであり、 R 1 、 R 2 は同じ抵抗値を持つ正抵抗、 Q 3 、 Q 4 は負性抵抗の動作をする同サイズの n 型 M O S トランジスタ、 V V は可変電圧源である。

ソース接地型MOSトランジスタ回路においては、ソースを接地端子、ドレインを出力端子、ゲートを制御端子に対応づけることができ、R1、R2、Q3、Q4はすべて、Q1、Q2のソース側すなわち、接地端子側に接続された構成になっている。

このgmアンプ回路の動作原理を以下に示す。先に図1で説明した負性抵抗NRがQ3で 40 置き換えられた構成であるので、Rnァ=1/gm。3に相当し、図6の回路のGm値

 $(=(I_{out+}-I_{out-})/(V_{in+}-V_{in-}))$ は、式 (1)のRに、1 / (1/ R_{Ri} -gmo₃)を代入したものになり、下の式 (7)で表される。

[0026]

【数 7 】

$$Gm = \frac{1}{1 + \frac{1}{\frac{1}{R_{R1}} - gm_{Q3}}} gm_0 \cdots (7)$$

10

式(7)において、 R_{R1} は、 R_{1} および R_{2} の正抵抗の値を示し、 g_{m_0} は、 M_{OS} トランジスタ Q_{3} および Q_{4} の g_{m} 値を示し、 g_{m_0} は、 M_{OS} トランジスタ Q_{1} および Q_{2} の g_{m} 値を示す。

上記の式(7) から、g m $_{\circ 3}$ を、1 / R_{R1} ~ 0 と変化させることにより、G m 値を 0 から式(1) で示した値まで変化させることができる。すなわち、G m は無限大の割合で変化させることができる。

[0027]

 gm_{03} の制御は、gm値はゲート・ソース間電圧 V g s に比例して変化することを用いる。すなわち、<math>Q3 およびQ4のゲート・ソース間の電圧 V g s を、Q3 およびQ4のソース端に接続された可変電圧源 V V の電圧値で制御する。可変電圧源 V V の電圧が最小の 10値の時に、 gm_{03} の最大値が $1/R_{R1}$ となるようにMOSトランジスタ Q3、Q4 を設計しておけば、V V の電圧をQ3 および Q4 のドレイン電位まであげた時、 gm_{03} は 0 となるので、Gm値は 0 から gm_{0} / $(1+R_{R1}\cdot gm_{0})$ まで可変で、無限大の割合で変化させることができる。

図7は、可変電圧源 V V の具体的回路例を示す回路図である。図中、図6の回路において負性抵抗素子として機能するMOSトランジスタQ3およびQ4も示されている。Q5は、電圧源として機能する n型MOSトランジスタであり、OAはオペアンプである。Q5のドレイン電位をOAの+入力端子に接続し、OAの出力端をQ5のゲートに接続することにより、OAの一入力端子に入力される電位をQ5のドレイン電位、すなわち、Q3およびQ4のソース電位に与えることができる。また、Q3およびQ4は差動で動作するた20め、Q5のドレインに流れる電流の交流成分は0である。このため、オペアンプは、高周波領域での動作は、特に要求されることはなく、従って、図7に示した回路は安定な電圧源として機能することができる。

[0028]

(第2の実施例)

図8は、本発明の第2の実施例を示す回路図である。同図において、図6と同一の部分には、同一の参照符号が付されている。図8において、Q6、Q7は、p型MOSトランジスタ、1は、トランジスタQ6、Q7のゲートにパイアス電位を与えるパイアス回路である。

図6の回路においては、可変電圧源VVの電圧値を変化させると、トランジスタQ3、Q304のドレインに流れ込む直流電流が変化し、トランジスタQ1、Q2のソース電位も変化する。gm値はVgsに比例して変化するため、式(7)に用いたgm。は一定ではなく、電圧源VVの電圧値に従って変化してしまう。このことは、gmアンプ回路そのものの設計を複雑にする。また、電圧値によっては、各MOSトランジスタの和領域で動作する可能性がある。本実施例においては、p型MOSトランジスタQ6およびQ7をQ1およびQ2のソース端に接続し、そのゲートに、バイアス回路1で生成した可変電圧源VVの電圧値に対応したバイアス電圧を付加して、変動した直流電流を補うことでトランジスタQ1およびQ2のソースの直流電位は、電圧源VVの電圧値に依存しない一定値となり、gm。も一定値とすることができる。

[0029]

図9にパイアス回路 1 を含んだ回路例を示す。図9のQ1´、Q3´、R1´、VV´は、図8のQ1、Q3、R1、VVに対応した素子であり、Q3´のドレインーソース間に流れる電流値は、Q3のそれと同一である。Q1´のゲートには電圧値が(V_{in+} - V_{in-})/2の定電圧源VSが接続される。ゲートードレイン間を短絡したp型MOSトランジスタQ8のソースをQ3´のドレイン端に接続し、そのゲート電位を、n型MOSトランジスタQ6およびQ7のゲートに与えるパイアス電圧とする。

与えられることになる。したがって、VVを変化させてもQ1、Q2に流れる電流を変化させないようにすることができ、Q1、Q2のソース電位を一定に保持することが可能になり、gm。値を一定化とすることができる。

[0030]

(第3の実施例)

図10は、本発明の第3の実施例を示す回路図である。同図において、図6と同一の部分には、同一の参照符号が付されている。図10において、R3、R4は、正抵抗である。図6に示した第1の実施例においては、負性抵抗素子であるQ3およびQ4のドレインは、それぞれQ1のソースと抵抗R1との節点およびQ2のソースと抵抗R2との節点に接続されるが、本実施例においては、負性抵抗素子であるQ3およびQ4のドレインは、抵 10 抗間の節点N1およびN2に接続された構成になっている。Gm値は、式 (1のRに、RR3+1/(1/RR1-gma3)を代入した値となる。すなわち、図6の回路に対して、抵抗の値として、RR3が加算されたものになる。本構成においては、第1の実施例と同等の効果が得られるが、Q1のソースと負性抵抗の間に抵抗R3が入ることで、Q3、Q4の非線形性が緩和され、全体として、より線形動作に近くなるgmアンプが得られる。

[0031]

(第4の実施例)

図11は、本発明の第4の実施例を示す回路図である。同図において、図6と同一の部分には、同一の参照符号が付されている。第1の実施例と異なる点は、負性抵抗素子として 20のn型MOSトランジスタQ9およびQ10が接続されていることである。

[0032]

(第5の実施例)

図12は、本発明の第5の実施例を示す回路図である。同図において、図6と同等の部分には、同一の参照符号が付されている。図6の回路が差動型回路であったのに対し、図12に示す本実施例回路はシングルエンドタイプのgmアンプである。n型MOSトランジスタQ1は、入力電圧信号Vinを受け、出力電流Ioutを出力するn型MOSトランジスタであり、そのソース端に正抵抗R1が接続されている。負性抵抗素子であるn型MOSトランジスタQ3のゲートには、そのドレイン端の電圧信号を位相反転回路INVに 30よって反転された位相反転信号が入力される。位相反転回路INVの回路例を図13に示す。p型MOSトランジスタQ11と、n型MOSトランジスタQ12でインパータを構成し、p型MOSトランジスタQ13と、n型MOSトランジスタQ14で入出力端を短入3のドレインボータ型の負荷を形成する。この2つのインパータは、論理閾値電圧がR1とQ3のドレイン端との節点のDCバイアス値と等しくなるように設計する必要がある。Q3の負性抵抗値は、可変電圧源VVの電圧値を制御して、n型MOSトランジスタQ3のソースーゲート間電圧を変化させてその負性抵抗値を制御する。

[0033]

(第6の実施例)

図14は、本発明の第6の実施例を示す回路図である。同図において、図6と同等の部分 40 には、同一の参照符号が付されている。本実施例においては、第1の実施例において用いられていた可変電圧源VVが除去され、正抵抗R1、R2に代えて正抵抗値の可変抵抗R5、R6が接続されている。第1の実施例では、負性抵抗を制御することでgmアンプの利得可変を行っていたが、本実施例では、正抵抗を制御して同様の効果を得る。可変正抵抗を実現する回路例を図15に示す。同図において、R7は正抵抗、Q15はn型MOSトランジスタである。Q15は、抵抗体として用いるために、Vgs>Vds+Vth(Vgsは、ゲート・ソース間電圧、Vdsはドレイン・ソース間電圧、VthはMOSトランジスタQ15の閾値)となる非飽和領域で用いる。抵抗値は、ゲートに与えるバイアス電圧で制御する。

[0034]

図16は、可変抵抗を実現する別の回路例である。ゲート・ドレイン間を短絡した n 型 M O S トランジスタQ 1 6 のソースに、可変電圧源 V V を接続した構成になっている。正抵抗の値は、可変電圧源 V V の電圧値を制御して、トランジスタQ 1 6 のゲートーソース間電圧を変化させることで制御する。

図14に示す本実施例の回路において、トランジスタQ3、Q4のソースと接地間に、固定電圧の電圧源を挿入してもよい。

[0035]

(第7の実施例)

図17は、本発明の第7の実施例を示す回路図である。同図において、図6と同一の部分には、同一の参照符号が付されている。図17に示す本実施例においては、第1の実施例 10 から正抵抗 R 1 、 R 2 が除去されている。本実施例のG m値は、式(2)において、 R 1 を無限大とすることにより得られる。本実施例によれば、可変電圧源 V V の僅かな電圧変化により大きくG m値を変化させることができる。

[0036]

(第8の実施例)

図18は、本発明の第8の実施例を示す回路図である。同図において、図10と同一の部分には、同一の参照符号が付されている。図18に示す本実施例においては、図10に示される第3の実施例から正抵抗R1、R2が除去されている。本実施例のGm値は、式(1)のRに、 R_{R3} -1/ gm_{03} を代入した値となる。

[0037]

(第9の実施例)

図19は、本発明の第9の実施例を示す回路図である。図6の回路図のn型MOSトランジスタQ1、Q2、Q3、Q4をそれぞれnpn型バイポーラトランジスタB1、B2、B3、B4に置き換えた構成になっている。

バイポーラトランジスタの電圧・電流変換利得をgmと定義することで、図 6 に示した第 1 の実施例と同様に式 (7) に従った動作が成立する〔但し、式 (7) 中のg mo зはバイポーラトランジスタ b 3 のgm値であるg m в зに置き換えられる。〕。

[0038]

(第10の実施例)

図20は、本発明の第10の実施例を示す回路図である。図1の負性抵抗NRとして、ト 30 ンネルダイオードTDを用いた構成となっている。トンネルダイオードTDの接地側に可変源電圧VVを接続して、バイアスを制御することで、負性抵抗値を制御できる構成となっている。

[0039]

(第11の実施例)

図21 (a) は、本発明の第11の実施例を示す回路図であり、図21 (b) は (a) 図の利得可変電圧・電流変換回路の回路図である。利得可変電圧・電流変換回路として図6に示した第1の実施例の回路を用いこれと容量素子 C₁、 C₂とで構成した、広帯域幅可変2次ローパスフィルタ回路である。

このフィルタ回路の伝達関数を式(8)に示す。

[0040]

【数 8 】

$$F(s) = \frac{\frac{gm_1 \cdot gm_3}{C_1 \cdot C_2}}{s^2 + \frac{gm_2}{C_1} s + \frac{gm_3 \cdot gm_4}{C_1 \cdot C_2}} \cdots (8)$$

制御端子VVを制御して、4つのgmアンプの利得をA倍すると、伝達関数は、

[0041]

40

【数 9 】

$$\frac{\frac{A \cdot gm_1 \cdot A \cdot gm_3}{C_1 \cdot C_2}}{s^2 + \frac{A \cdot gm_2}{C_1} s + \frac{A \cdot gm_3 \cdot A \cdot gm_4}{C_1 \cdot C_2}} = \frac{\frac{gm_1 \cdot gm_3}{C_1 \cdot C_2}}{\left(\frac{s}{A}\right)^2 + \frac{gm_2}{C_1} \cdot \frac{s}{A} + \frac{gm_3 \cdot gm_4}{C_1 \cdot C_2}} = F\left(\frac{s}{A}\right)$$

となり、新たな伝達関数は、元の伝達関数に対して、周波数に関してA倍スケーリングされることが示される。これはすなわち、帯域幅がA倍されたことを示す。この様子を図22に示す。

[0042]

以上好ましい実施の形態、実施例について説明したが、本発明はこれら実施の形態、実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において適宜の変更が可能なものである。例えば、実施例では正抵抗素子と負性抵抗素子とのいずれか一方を可変抵抗器としていたが両方を可変抵抗器としてもよい。

[0043]

【発明の効果】

以上説明したように、本発明の利得可変電圧・電流変換回路は、電圧・電流変換能動素子と直列に負性抵抗素子を含む可変抵抗回路を接続したものであるので、スイッチ回路を用いることなく、唯一つの制御端子に調整電圧を加えることで利得を広く変化させることのできる利得可変電圧・電流変換回路を実現できる。また、本発明によれば、少ない素子数の簡素な回路で利得を変化させることができ、チップサイズの縮小が可能となり小型な利得可変電圧・電流変換回路を安価に提供することが可能になる。この回路により、複数の通信方式に対応したマルチモード対応チャネル選択フィルタを低チップ面積で実現でき、低チップ面積のマルチモード受信機の実現に大きく貢献することができる。

【図面の簡単な説明】

- 【図1】本発明の第1の実施の形態を示す回路図とその動作説明図である。
- 【図2】本発明の第2の実施の形態を示す回路図とその動作説明図である。
- 【図3】本発明の第3の実施の形態を示す回路図とその動作説明図である。
- 【図4】本発明の第4の実施の形態を示す回路図とその動作説明図である。
- 【図5】本発明の第5の実施の形態を示す回路図とその動作説明図である。
- 【図6】本発明の第1の実施例を示す回路図である。
- 【図7】図6における可変電圧源の具体例を示す回路図である。
- 【図8】本発明の第2の実施例を示す回路図である。
- 【図9】図8に示す回路をより具体的に示す回路図ある。
- 【図10】本発明の第3の実施例を示す回路図である。
- 【図11】本発明の第4の実施例を示す回路図である。
- 【図12】本発明の第5の実施例を示す回路図である。
- 【図13】図12における位相反転回路の具体例を示す回路図である。
- 【図14】本発明の第6の実施例を示す回路図である。
- 【図15】図14における可変正抵抗の第1の具体例を示す回路図である。
- 【図16】図14における可変正抵抗の第2の具体例を示す回路図である。
- 【図17】本発明の第7の実施例を示す回路図である。
- 【図18】本発明の第8の実施例を示す回路図である。
- 【図19】本発明の第9の実施例を示す回路図である。
- 【図20】本発明の第10の実施例を示す回路図である。
- 【図21】本発明の第11の実施例を示す回路図である。
- 【図22】本発明の第11の実施例の動作説明図である。
- 【図23】ソースデジェネレーション型gmアンプの回路図である。
- 【図24】利得可変gmアンプの第1の従来例の回路図である。


50


40


【図25】利得可変gmアンプの第2の従来例の回路図である。


【符号の説明】


1 … パイアス回路、 B 1 、 B 2 、 B 3 、 B 4 … n p n 型パイポーラトランジスタ、 CS1、CS2、CS3…電流源、 INV…位相反転回路、 OA…オ ペアンプ、 Q0、Q1、Q1′、Q2、Q3、Q3′、Q4、Q5、Q12、Q1 4, Q15, Q16, Q21, Q22, Q27, Q28, Q29, Q30, Q31, Q3 2 、 Q 3 3 、 Q 3 4 、 Q 3 5 、 Q 3 6 … n 型 M O S ト ランジスタ、 Q6,Q7,Q 8、Q9、Q10、Q11、Q13、Q23、Q24、Q25、Q26…p型MOSトラ R 0 , R 0 0 , R 1 , R 1 ' , R 2 , R 3 , R 4 , R 7 , R 2 1 , R 2 ンジスタ、 R 5 、 R 6 ··· 可変抵抗、 S W 1 、 S W 2 、 S W 3 、 S W 4 、 S 10 7 … 正抵抗、 W 5 … スイッチ回路、 D … トンネルダイオード、 B 1 、 B 2 、 B 3 、 B 4 … n p n 型 バイ ポーラトランジ スタ



















Sur^c


























































フロントページの続き

F 夕一ム(参考) 5J500 AA03 AA11 AA12 AC00 AC87 AC92 AF20 AH02 AH10 AH17 AH19 AH25 AH26 AH28 AH38 AK01 AK04 AK05 AK09 AK12 AK42 AK47 AK58 AM21 AS13 AT01 AT02 AT03

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:					
☐ BLACK BORDERS					
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES					
☐ FADED TEXT OR DRAWING					
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING					
☐ SKEWED/SLANTED IMAGES					
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS					
☐ GRAY SCALE DOCUMENTS					
☐ LINES OR MARKS ON ORIGINAL DOCUMENT					
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY					
Потить					

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.